Sebagai trek litografi berprestasi tinggi, TEL MARK Vz bersepadu penyalut & pembangun Mengendalikan pemprosesan fotoresis wafer 200mm untuk barisan pengeluaran besar-besaran. Ia menghubungkan penyebuan HMDS, salutan putaran rintangan, pembakaran dan pembangunan corak dengan lancar dalam satu platform automatik.
Penghantaran bendalir yang dioptimumkan dan pengurusan suhu mengekalkan kawalan ketat ke atas keseragaman fotoresis merentasi permukaan wafer. Penyingkiran manik tepi lanjutan dan pengasingan persekitaran berfungsi bersama untuk menyekat penjanaan zarah dan mengurangkan kecacatan corak.
Direkayasa untuk operasi berterusan yang panjang, trek ini mengimbangi daya pemprosesan yang tinggi dengan penyelenggaraan pencegahan yang mudah. Ia digunakan secara meluas dalam peranti kuasa dan fabrikasi semikonduktor diskret untuk mengekalkan output litografi yang stabil.
Spesifikasi Utama TEL MARK Vz
| Pengilang | Tokyo Electron Limited |
|---|---|
| Jenama | TEL |
| Model | MARK Vz |
| Jenis Peralatan | Sistem Pelapis Wafer dan Trek Pembangun |
| Saiz Wafer yang Disokong | Wafer 6 inci, mengikut senarai yang tersedia |
| Konfigurasi Proses Tersenarai | 2C dan 2D; modul sebenar yang dipasang mesti disahkan |
| Proses Utama | Salutan fotoresis dan pembangunan |
| Keadaan | Peralatan semikonduktor terpakai |
| Ketersediaan | Tertakluk kepada stok semasa dan pengesahan konfigurasi |
